	y panel driver with charge collection circuit used to e from the capacitive loads of the display
Patent Number:	US5717437
Publication date:	1998-02-10
Inventor(s):	SANO YOSHIO (JP); OBA MASATAKA (JP)
Applicant(s)::	NIPPON ELECTRIC CO (JP)
Requested Patent:	☐ <u>JP8160901</u>

Application Number: US19950568936 19951207

Application Number: US19950568936 19951207 Priority Number(s): JP19940330312 19941207

IPC Classification: G09G5/00
EC Classification: G09G3/28
Equivalents: JP2735014B2

## **Abstract**

A driver circuit applies data pulses to column electrodes of a display panel. The display panel includes a plurality of row electrodes formed in a plane in parallel to each other and a plurality of column electrodes formed to be isolated from the row electrodes, parallel to each other, and orthogonal to the row electrodes. To collect charge, a circuit to drive column electrodes is connected to charge collecting coils and capacitors. There is further employed an output circuit of an IC having a switch dedicated for charge collection.

Data supplied from the esp@cenet database - I2

(19)日本国特許庁 (JP)

# (12) 公開特許公報(A)

(11)特許出願公開番号

# 特開平8-160901

(43)公開日 平成8年(1996)6月21日


(51) Int.Cl. <sup>6</sup> G 0 9 G	3/20 3/28 3/30 3/36	識別記号 J V J J	4237 – 5H	FI			į	技術表示箇所
	0,00			審査請	求有	請求項の数14	FD	(全 17 頁)
(21)出願番号		特願平6-330312 平成6年(1994)12月7日		(71)出願人	日本包	4237 電気株式会社 8港区芝五丁目 7 4	番1号	
(65) [218]		, ,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,		(72)発明者	佐野	與志雄 郡港区芝五丁目74		日本電気株
				(72)発明者		郡港区芝五丁目74	番1号	日本電気株
				(74)代理人	弁理=	上 加藤 朝道		

## (54) 【発明の名称】 表示パネルの駆動回路

# (57)【要約】

【目的】本発明は平面型の表示パネルの駆動回路において、容量性の列電極に印加するデータパルスの電力を効果的に削減する電荷回収回路の提供。

【構成】列電極の駆動回路に、電荷回収用のコイルとコンデンサを接続し、電荷回収を行う。また、この電荷回収専用のスイッチを有する I Cの出力回路を組み合わせる。



### 【特許請求の範囲】

【請求項1】同一平面上に形成した互いに並行する複数 の行電極と、該行電極と絶縁され、該行電極と直交し互 いに並行する複数の列電極とを少なくとも備えた表示パ ネルの列電極にデータパルスを印加する表示パネルの駆 動回路において、

電荷回収用のコンデンサと、補助コンデンサとを備え、 前記電荷回収用のコンデンサの一端と、前記列電極を駆 動するICにデータ電圧を供給するデータ電圧入力端子 との間に、電荷を回収する向きの電流は制御すると共 に、前記表示パネルの列電極を充電する向きの電流は通 電させるスイッチ手段を設け、

前記データ電圧入力端子と接地との間に前記補助コンデ ンサを接続し、

前記電荷回収用のコンデンサの他端は接地されてなる、 データパルスの電荷回収回路を有することを特徴とする 表示パネルの駆動回路。

【請求項2】前記データ電圧入力端子と前記スイッチ手 段とをインダクタンス素子を介して接続したことを特徴 とする請求項1記載の表示パネルの駆動回路。

【請求項3】前記データ電圧入力端子と電源端子との間 にスイッチを設けたことを特徴とする請求項1記載の表 示パネルの駆動回路。

【請求項4】前記電荷回収用のコンデンサの一端が前記 データ電圧の略1/2程度の定電圧を供給する電圧源に 接続されたことを特徴とする請求項1記載の表示パネル の駆動回路。

【請求項5】同一平面上に形成した互いに並行する複数 の行電極と、該行電極と絶縁され、該行電極と直交し互 いに並行する複数の列電極とを少なくとも備えた表示パ 30 ネルの列電極にデータパルスを印加する表示パネルの駆 動回路において、

前記列電極を駆動するICにデータ電圧を供給するデー 夕電圧入力端子に、他端がデータ電圧源に接続されるス イッチの一端と、他端が接地される補助コンデンサの一 端と、コイルの一端とを共通に接続し、該コイルの他端 に、電荷回収コンデンサに電荷を回収する電流は制御し 前記表示パネルの列電極を充電する電流は通過させる電 荷回収のためのスイッチユニットの一端を接続し、

該スイッチユニットの他端に、他端を接地した電荷回収 40 用のコンデンサの一端と、データ電圧の略1/2の電圧 源とを接続してなる、

データパルスの電荷回収回路を有することを特徴とする 表示パネルの駆動回路。

【請求項6】前記表示パネルの列電極及び前記補助コン デンサに蓄積された電荷を前記電荷回収用のコンデンサ に回収して前記データ電圧入力端子の電位が所定レベル に下がった場合に、前記 I C内のトランジスタのオン・ オフ遷移の制御を行うと共に、

デンサを充電してデータ入力端子の電位が立ち上がり、 該電位が前記データ電圧に略等しくなった際に前記デー 夕電源から前記 I Cに前記データ電圧を供給するように 制御することを特徴とする請求項1~5のいずれか一に 記載の表示パネルの駆動回路。

【請求項7】前記データ電圧入力端子に接続された微分 回路と、該微分回路の出力をデジタル信号に変換するコ ンパレータとを有し、

前記コンパレータの出力パルスにより、前記列電極を駆 動するIC内の高電圧スイッチと、一端をコイルに接続 10 し他端をデータ電圧源に接続するスイッチとの動作タイ ミングを制御することを特徴とする請求項1~5のいず れか一に記載の表示パネルの駆動回路。

【請求項8】同一平面上に形成した互いに並行する複数 の行電極と、該行電極と絶縁され、該行電極と直交し互 いに並行する複数の列電極とを少なくとも備えた表示パ ネルの列電極にデータパルスを印加する表示パネルの駆 動回路において、

少なくとも電荷回収用のコンデンサを備え、

20 前記列電極を駆動するICにデータ電圧を供給するデー 夕入力端子に、電荷回収用のコイルの一端と、他端をデ ー夕電圧源に接続するスイッチの一端と、を接続し、

前記コイルの他端と前記電流回収用のコンデンサの一端 との間に、前記コイル側から電流回収用のコンデンサに 流れる電流と前記電流回収用のコンデンサ側から前記コ イルに流れる電流をそれぞれ制御する第1、第2のスイ ッチを接続し、

前記電荷回収用のコンデンサは、一端が前記データ電圧 の略1/2の電圧源に接続されると共に他端を接地して

データパルスの電荷回収回路を有することを特徴とする 表示パネルの駆動回路。

【請求項9】前記列電極を駆動するICのデータ電圧入 力端子と接地との間に補助コンデンサを接続することを 特徴とする請求項8記載の表示パネルの駆動回路。

【請求項10】同一平面上に形成した互いに並行する複 数の行電極と、該行電極と絶縁され、該行電極と直交し 互いに並行する複数の列電極とを少なくとも備えた表示 パネルの列電極にデータパルスを印加する表示パネルの 駆動回路において、

前記列電極を駆動するICが1又は複数の高電圧スイッ チユニットを備え、

前記高電圧スイッチユニットが、前記ICにデータ電圧 を供給するデータ電圧入力端子と出力端子の間に接続さ れる第1のスイッチと、

前記出力端子と前記 I C内の接地端子の間に接続される 第2のスイッチと、

- 一端が前記出力端子に接続され他端が第1の電荷回収用 の端子に接続された第3のスイッチと、
- 前記表示パネルの列電極を充電する電流が前記補助コン 50 一端が前記出力端子に接続され他端が第2の電荷回収用

-2-

の端子に接続される第4のスイッチと、を備え、 前記データ電圧入力端子をデータ電圧源に接続し、

前記第1の電荷回収用の端子に第1のコイルの一端を接続し、該第1のコイルの他端を第1のダイオードのカソードに接続し、

前記第2の電荷回収用の端子に電荷回収用の第2のコイルの一端を接続し、該第2のコイルの他端を第2のダイオードのアノードに接続し、

前記第1、及び第2のダイオードのアノードとカソードとを共通接続して、他端を接地した電荷回収用のコンデ 10ンサの一端に接続すると共に前記データ電圧の略1/2の電圧源に接続してなる、

データパルスの電荷回収回路を有することを特徴とする 表示パネルの駆動回路。

【請求項11】前記第1の電荷回収用の端子に、第1及び第2の回収コンデンサの一端を、それぞれ第1及び第2のダイオードと、第1及び第2のスイッチを介して接続するとともに、前記第1及び第2の回収コンデンサの一端を、それぞれ第3及び第4のスイッチと、第3及び第4のダイオードを介して前記第2の電荷回収用の端子 20に接続してなる、補助回収回路を有することを特徴とする請求項10記載の表示パネルの駆動回路。

【請求項12】同一平面上に形成した互いに並行する複数の行電極と、該行電極と絶縁され、該行電極と直交し互いに並行する複数の列電極とを少なくとも備えた表示パネルの列電極にデータパルスを印加する表示パネルの駆動回路において、

前記列電極を駆動する I Cが1 又は複数の高電圧スイッチユニットを備え、

前記高電圧スイッチユニットが、前記ICにデータ電圧 30 を供給するデータ電圧入力端子と出力端子の間に接続される第1のスイッチと、

前記出力端子と前記IC内の接地端子の間に接続される第2のスイッチと、

一端が前記出力端子に接続され他端が電荷回収用の端子 に接続された第3のスイッチと、を備え、

前記列電極を駆動する前記ICのデータ電圧入力端子を データ電圧源に接続し、

前記電荷回収用の端子に電荷回収用のコイルの一端を接続し、該コイルの他端に、コイルから流れ込む電流、お 40 よびコイルに向かう電流をそれぞれ制御するスイッチユニットの一側端を接続し、

該スイッチユニットの他側端に、他端を接地した電荷回 収用のコンデンサの一端と、前記データ電圧の略 1 / 2 の電圧源とを共通接続してなる、

データパルスの電荷回収回路を有することを特徴とする 表示パネルの駆動回路。

【請求項13】前記電荷回収用の端子と接地との間に補助コンデンサを接続したことを特徴とする請求項12に記載の表示パネルの駆動回路。

【簡求項14】同一平面上に形成した互いに並行する複数の行電極と、該行電極と絶縁され、該行電極と直交し互いに並行する複数の列電極とを少なくとも備えた表示パネルの列電極にデータパルスを印加する表示パネルの駆動回路において、

前記列電極を駆動するICが1又は複数の高電圧スイッチユニットを備え、

前記高電圧スイッチユニットが、前記 I Cにデータ電圧 を供給するデータ電圧入力端子と出力端子の間に接続される第1のスイッチと、

前記出力端子と前記IC内の接地端子の間に接続される第2のスイッチと、

一端が前記出力端子に接続され他端が第1の電荷回収用 の端子に接続された第3のスイッチと、

一端が前記出力端子に接続され他端が第2の電荷回収用 の端子に接続される第4のスイッチとを備え、

前記列電極を駆動するICのデータ電圧入力端子をデー タ電圧源に接続し、

前記第1の電荷回収用の端子に、他端をデータ電圧源に 彼 接続するダイオードのアノードと、他端を接地するダイ オードのカソードと、他端を電荷回収コイルに接続する ダイオードのカソードとを接続し、

前記第2の電荷回収用の端子に、他端をデータ電圧源に接続するダイオードのアノードと、他端を接地するダイオードのカソードと、他端を前記の第1の電荷回収端子に接続するダイオードのアノードに接続するコイルとを接続してなる、

データパルスの電荷回収回路を有することを特徴とする 表示パネルの駆動回路。

### 30 【発明の詳細な説明】

[0001]

【産業上の利用分野】本発明は、情報端末機器やパーソナルコンピュータ、あるいはテレビジョン等の画像表示装置に用いられる、プラズマディスプレイパネル、エレクトロルミネセントパネル、液晶パネル等の平面型の表示パネルであって、容量性負荷となる表示パネルの駆動回路に関する。さらに詳しくは、本発明は、容量性の列電極に印加するデータパルスの電力を効果的に削減する電荷回収回路に関する。

### 40 [0002]

【従来の技術】従来、平面型の表示パネルとして、プラ ズマディスプレイパネルやエレクトロルミネセントパネ ル、液晶パネル等が用いられている。以下ではプラズマ ディスプレイパネルを例に説明する。

【0003】プラズマディスプレイパネルの断面構造を示した図11を参照して、11はガラスよりなる第1絶 縁基板、12は同じくガラスよりなる第2絶縁基板、1 3は金属電極よりなる列電極、14は列電極13を覆う 絶縁層、15はガラスなどの絶縁材よりなる隔壁、16 50 は蛍光体、17は例えばネサ電極等の透明電極よりなる

走査電極、18は例えばネサ電極等の透明電極等よりな る維持電極、19は走査電極17や維持電極18の抵抗 値を下げるために用いる金属のパス電極、20は厚膜の 絶縁層、21は絶縁材よりなる隔壁、22はガス放電よ り絶縁層を保護するMgO等からなる保護層、23は放 電により蛍光体を励起する、希ガス等の放電ガスが充填 される放電ガス空間である。画像の表示方向は図11の 矢印方向が好適である。

【0004】次に、プラズマディスプレイパネルの電極 のみに着目した図12を参照すると、25はプラズマデ 10 ィスプレイパネル、26は第1絶縁基板11と第2絶縁 基板12を張り合わせ、内部に放電ガスを封入し気密に シールするシール部、Si、Sz、…、Siは走査電極1 7、Ca1、Ca2、…、Ca1は維持電極18、Da1、D a2、…、Dan-1、Danは列電極13である。 i 番目の走 査電極と、 j 番目の列電極の交点セル24を a 11とす る。なお、図11は、図12の列電極に沿った構造断面 図となっている。

【0005】図13は、図11、図12に示したプラズ マディスプレイパネルの駆動電圧波形及び発光波形の一 20 例を示す図である。

【0006】図13を参照して、波形(A)は維持電極 13 (Ca<sub>1</sub>、Ca<sub>2</sub>、…、Ca<sub>n</sub>) に印加する電圧波形、波 形(B)は走査電極S1に印加する電圧波形、波形 (C) は走査電板S2に印加する電圧波形、波形(D) は走査電極S』に印加する電圧波形、波形(E)は列電 極Dai に印加する電圧波形、波形 (F) は列電極Dazに 印加する電圧波形、波形(G)は表示セルaiiの発光波 形、をそれぞれ示す。波形(E)及び波形(F)におい て斜線を有するパルスは、書き込みすべきデータの有無 30 に従ってパルスの有無が決定されていることを示す。以 下に動作を簡単に説明する。

【0007】まず消去パルス35を走査電極に印加し、 それまでの維持放電を一旦消去する。

【0008】次に、プライミングパルス36を全ての維 持電極18に印加し、表示データの書き込み時の放電の 種となるプライミング粒子を生成するプライミング放電 をパネル全面で行う。

【0009】ついで、プライミング放電が維持放電にそ のままつながらないように、プライミング消去パルス3 40 7を全ての走査電極に印加する。

【0010】走査電極Si、S2、S1に印加される走査 パルス33と、このパルスに同期して列電極Dai、D a2、…、Dan-1、Dan に印加されるデータパルス34と により表示データの書き込み放電を起こす。

【0011】データ電圧波形として、図13では表示セ ルa11、a22にはデータを書き込み、表示セルa12、 a 21にはデータを書き込まず、1行目、2行目のa:1、a 22、 a12、 a21以外の表示セル、および3行目以降の表 示セルについては、データの有無により表示が行われる 50 できないという欠点があった。

場合を示している。

【0012】書込放電があった表示セル24(図12参 照)では、維持パルス21、32によって走査電極17 と維持電極18との間で維持放電を行う。これらの維持 パルス31、32を印加する回数により、表示輝度の制 御を行う。

6

[0013]

【発明が解決しようとする課題】しかしながら、上記の ような従来の駆動方法では、列電極に印加して表示デー タを書き込むためのデータパルスは、各走査線のデータ を書き込むたびにデータ書込以外の走査線に対しても静 電容量の充放電を行わねばならない。また隣り合う列電 極間の静電容量の充放電も行わねばならない。このた め、本来表示に必要な電力以外に、このデータ書込のた めの電力消費が大きいという欠点があった。

【0014】前記問題を解決するため、例えば特公平5 -81912号公報には、データパルスによるパネルの 静電容量の充放電電力を回収する、いわゆる電荷回収回 路が提案されている。

【0015】この回路図を示した図14を参照すると、 C100は直流電源出力の静電容量、C101は外部容量、C 102は列電極の等価容量、S100、S101、S102、S103 は高電圧のスイッチ、D100、D101、D102、D103 はダ イオード、L100はコイルである。

【0016】データ信号に応じて高電圧に充電すべき列 電極の数が変動すると、これに応じて列電極の等価容量 C102も変動する。これに伴い、コイルL100、および等 価容量C102と外部容量C101の並列容量からなる共振回 路の周期(共振周波数)も変化する。これに応じて、ス イッチSioo、Sioiをオフするタイミングを調整するこ とが要求される。そして、このような調整を行わない と、回収回路内部での電力損失が増大し、回収効率が著 しく悪化する。

【0017】上記の調整は、前記特公平5-81912 号公報の実施例に記載されており、比較的動作が遅くと もよいエレクトロルミネセントパネル(列電極に印加さ れるデータパルスの立ち上がりまたは立ち下がり時間は 数マイクロ秒以上である)には対応できる。

【0018】なぜならば、スイッチS100やS101とし て、動作遅れが 0. 1 から 0. 2 μ (マイクロ) 秒程度 のFET素子を用いることが可能であるからである。

【0019】しかし、エレクトロルミネセントパネルに 比較して非常な高速動作が要求されるプラズマディスプ レイパネル(列電極に印加されるデータパルスの立ち上 がりまたは立ち下がり時間は0.3μ秒程度以下であ る) 等には、この立ち上がり、または立ち下がり時間に 対応できる十分早い動作速度(望ましくは動作遅れが  $0.1\mu$ 秒以下)を持つスイッチがない。

【0020】このため、前配公報の回路では十分に対応

【0021】従って、本発明の目的は、プラズマディス プレイパネルのように高速動作を要求される表示パネル にも対応できる電荷回収回路を実現すること、およびこ の電荷回収回路に適した駆動ICの回路構成を実現する ことにある。

### [0022]

【課題を解決するための手段】前記目的を達成するた め、本発明は、同一平面上に形成した互いに並行する複 数の行電極と、該行電極と絶縁され、該行電極と直交し 互いに並行する複数の列電極とを少なくとも備えた表示 10 パネルの列電極にデータパルスを印加する表示パネルの 駆動回路において、電荷回収用のコンデンサと、補助コ ンデンサとを備え、前記電荷回収用のコンデンサの一端 と、前記列電極を駆動するICにデータ電圧を供給する データ電圧入力端子との間に、電荷を回収する向きの電 流は制御すると共に、前記表示パネルの列電極を充電す る向きの電流は通電させるスイッチ手段を設け、前記デ ータ電圧入力端子と接地との間に前記補助コンデンサを 接続し、前記電荷回収用のコンデンサの他端は接地され てなる、データパルスの電荷回収回路を有することを特 20 徴とする表示パネルの駆動回路を提供する。

【0023】本発明においては、好ましくは、データ電 圧入力端子とスイッチ手段とはインダクタンス素子を介 して接続される。また、データ電圧入力端子と電源端子 との間にはスイッチを設けてもよい。さらに、電荷回収 用のコンデンサの一端はデータ電圧の略1/2程度の定 電圧を供給する電圧源に接続される。

【0024】また、本発明においては、列電極を駆動す るICのデータ電圧入力端子に接続する微分回路と、こ の微分回路の出力をデジタル信号に変換するコンパレー 30 タとを有し、このコンパレータの出力パルスにより、列 電極を駆動するIC内の高電圧スイッチと、一端をコイ ルに接続し他端をデータ電圧源に接続するスイッチとの 動作タイミングを制御することを特徴とする。

【0025】さらに、本発明は第2の視点において、列 電極を駆動するICのデータ電圧入力端子に、電荷回収 用のコイルと、他端をデータ電圧源に接続するスイッチ とを接続し、上記コイルの他端に、コイルから流れ込む 電流およびコイルに向かう電流をそれぞれ制御するスイ ッチユニットを接続し、該スイッチユニットの他端に、 他端を接地する電荷回収用のコンデンサと、データ電圧 の略1/2の電圧源とを接続してなる、データパルスの 電荷回収回路を有することを特徴とする。

【0026】本発明は上記視点において、列電極を駆動 するICのデータ電圧入力端子に、他端を接地する補助 コンデンサを接続することを特徴とする。

【0027】また、本発明は、第3の視点において、前 記列電極を駆動する I Cが1又は複数の高電圧スイッチ ユニットを備え、前記高電圧スイッチユニットが、前記 端子の間に接続される第1のスイッチと、前記出力端子 と前記 I C内の接地端子の間に接続される第2のスイッ チと、一端が前記出力端子に接続され他端が第1の電荷 回収用の端子に接続された第3のスイッチと、一端が前 記出力端子に接続され他端が第2の電荷回収用の端子に 接続される第4のスイッチとを備え、前記データ電圧入 力端子をデータ電圧源に接続し、前記第1の電荷回収用 の端子に第1のコイルの一端を接続し、該第1のコイル の他端を第1のダイオードのカソードに接続し、前記第 2の電荷回収用の端子に電荷回収用の第2のコイルの一 端を接続し、該第2のコイルの他端を第2のダイオード のアノードに接続し、前記第1、及び第2のダイオード のアノードとカソードとを共通接続して、他端を接地し た電荷回収用のコンデンサの一端に接続すると共に前記 データ電圧の略1/2の電圧源に接続してなる、データ パルスの電荷回収回路を有することを特徴とする。

【0028】さらに、本発明は、第4の視点において、 前記列電極を駆動する I Cが1 又は複数の高電圧スイッ チユニットを備え、前記高電圧スイッチユニットが、前 記ICにデータ電圧を供給するデータ電圧入力端子と出 力端子の間に接続される第1のスイッチと、前記出力端 子と前記IC内の接地端子の間に接続される第2のスイ ッチと、一端が前記出力端子に接続され他端が電荷回収 用の端子に接続された第3のスイッチと、を備え、前記 列電極を駆動する前記ICのデータ電圧入力端子をデー 夕電圧源に接続し、前記電荷回収用の端子に電荷回収用 のコイルの一端を接続し、該コイルの他端に、コイルか ら流れ込む電流、およびコイルに向かう電流をそれぞれ 制御するスイッチユニットの一側端を接続し、該スイッ チユニットの他側端に、他端を接地した電荷回収用のコ ンデンサの一端と、前記データ電圧の略1/2の電圧源 とを共通接続してなる、データパルスの電荷回収回路を 有することを特徴とする。本発明においては、好ましく は、電荷回収用の端子に、他端を接地する補助コンデン サを接続したことを特徴とする。

【0029】そして、本発明は、第5の視点において、 前記列電極を駆動するICが1又は複数の高電圧スイッ チユニットを備え、前記高電圧スイッチユニットが、前 記ICにデータ電圧を供給するデータ電圧入力端子と出 力端子の間に接続される第1のスイッチと、前記出力端 子と前記 I C内の接地端子の間に接続される第2のスイ ッチと、一端が前記出力端子に接続され他端が第1の電 荷回収用の端子に接続された第3のスイッチと、一端が 前記出力端子に接続され他端が第2の電荷回収用の端子 に接続される第4のスイッチとを備え、前記列電極を駆 動するICのデータ電圧入力端子をデータ電圧源に接続 し、前記第1の電荷回収用の端子に、他端をデータ電圧 源に接続するダイオードのアノードと、他端を接地する ダイオードのカソードと、他端を電荷回収コイルに接続 ICにデータ電圧を供給するデータ電圧入力端子と出力 50 するダイオードのカソードとを接続し、前記第2の電荷

回収用の端子に、他端をデータ電圧源に接続するダイオ ードのアノードと、他端を接地するダイオードのカソー ドと、他端を前記の第1の電荷回収端子に接続するダイ オードのアノードに接続するコイルとを接続してなる、 データパルスの電荷回収回路を有することを特徴とする ものである。

#### [0030]

【作用】本発明によれば、上記いずれの視点において も、容量性の列電極の電荷を効率的に電荷回収用コンデ ンサに回収するものであり、列電極を駆動する I Cに印 10 加するデータパルスの電力を効率的に削減することが可 能とされている。

【0031】また、本発明によれば、電荷回収回路の動 作開始から所定期間経過後に、データ電圧入力端子の電 圧が所定のレベル以下又は最低となった時点で、列電極 を駆動するIC内のFETのオン・オフ遷移を行うた め、電荷回収の効率が最も高くなると共に、データ電源 からICへのデータ電圧の供給も電荷回収の効率を最適 化するように制御することができる。

[0032] そして、本発明の第2の視点を従来例と比 20 較した場合、従来例では大きな電流を制御するスイッチ を微妙なタイミングで制御することが必要とされたのに 対し、本発明によれば、厳しいタイミング制御は全く不 要とされている。すなわち、本発明によれば、全てのF ETについて、固定されたタイミングにおいてオンまた はオフの遷移を制御しながら、高い電荷回収効率を持つ データ側の駆動回路を実現できる。また、本発明によれ ば、データパルスの立ち下がり時間または立ち上がり時 間Tが小さくなっても回路動作上問題ないため、補助コ ンデンサを省略することもできる。

【0033】本発明の第3の視点によれば、連続データ パルスと電荷回収を併用し、データパルスの省電力効果 を著しく高めることができる。しかも、それぞれの列電 極のオン・オフの遷移は同一期間内に起こるため、遷移 に要する期間を短縮することができ、高速動作を達成す ることができる。

【0034】また、本発明の第4の視点によれば、連続 データパルスと電荷回収を併用し、データパルスの省電 力効果を著しく高めることができる。この場合、それぞ れの列電極のオン・オフの遷移は同一期間内に発生させ 40 ることができないため、遷移に要する期間は長くなる が、電荷回収回路、および列電極を駆動するICの構成 を簡単にできる利点を有する。

【0035】さらに、本発明の第5の視点によれば、連 統データパルスと電荷回収を併用し、データパルスの省 電力効果を著しく高めると共に、それぞれの列電極のオ ン・オフの遷移は同一期間内に起こるため、遷移に要す る期間を短縮することが可能とされ、高速動作を達成で きる。そして、本発明によれば、列電極を駆動するIC の外につける部品点数が少なく、またそれらの部品は実50との共通接統点に一端が接続され他端が端子P3に接続

10 質的に受動素子からなり、特別な制御信号を必要としな いため、回路構成を極めて簡易化できる。

#### [0036]

【実施例】図面を参照して、本発明の実施例を以下に説 明する。表示パネルとして従来例として図11、図12 を参照して説明したプラズマディスプレイを例にとり、 これを駆動するのに用いる、本発明に係る駆動回路を説 明する。

【0037】プラズマディスプレイパネルは、電極数は 走査電極17、維持電極18がそれぞれ240本、列電 極が960本である。表示セルのピッチは、走査電極に そった方向が0. 4mm、走査電極に垂直な方向が1. 2mmである。列電極1本の容量は、両隣の列電極との 容量が37pF、列電極1本と、1本の列電極が交差す る全ての走査電極、維持電極との容量が12pFであ る。

【0038】列電極は4個のプロックに分割し、プロッ クを単位として電荷回収回路が設けられている。1プロ ック内の列電極は240本である。この半数を選択した ときが最大の静電容量(6nF)を示す。

【0039】なお、以下の実施例では、高電圧をオン・ オフするスイッチとしてFETを用いている。

#### [0040]

【実施例1】図1に、本発明の第1の実施例の駆動回路 の構成を示す。ここでは特公昭56-30730号公報 に示された回路を用い、これを列電極を駆動するICと 組み合わせることにより、データ側の電荷回収を高速で 行えるようにした。

【0041】図1を参照して、本実施例は、基本的に、 30 列電極を駆動する I C (Z<sub>1</sub>) と電荷回収回路 5 から構 成され、好ましくは、微分回路2とコンパレータ3から 成る電圧検出手段1、及び制御回路4を含んでもよい。 コンパレータ3は微分回路2の電圧がゼロ電圧を通した ことを検知して検出信号を制御回路4に出力する。

【0042】電源回収回路5において、P1はデータ電 EVdの1/2の電荷回収用の直流電圧を印加する端 子、P2はデータ電圧Vdの直流電圧を印加する端子で ある。

【0043】D1、D2はダイオードであり、C1は電荷 回収の対象となる列電極および補助コンデンサの合成静 電容量の略100倍以上の静電容量を有する電荷回収用 コンデンサ、C2は回収すべき列電極の静電容量の変動 による回収静電容量の変動率を低減するための補助コン デンサ(静電容量4nF)である。

【0044】Q1はNチャネルFET、端子P2と端子P ₃との間に挿入されたQ₂はPチャネルFETである。N チャネルFET (Q1) およびダイオードD2 はスイッ チユニット7aを構成する。

【0045】ダイオードD2のカソードとFET(Q1)

された $L_1$ は、電荷回収用のコイル(インダクタンス1 $\mu$ H)である。

【0046】IC(Z<sub>1</sub>)について、P<sub>3</sub>はIC(Z<sub>1</sub>)のデータ電圧入力端子であり、また、PZ<sub>1</sub>~PZ<sub>6</sub>は各列電極に接続されるIC(Z<sub>1</sub>)の出力端子である。P<sub>4</sub>はIC(Z<sub>1</sub>)の接地端子、P<sub>6</sub>はIC(Z<sub>1</sub>)内の制御回路4の入力信号端子である。QN<sub>1</sub>~QN<sub>6</sub>はIC(Z<sub>1</sub>)内の高耐圧のNチャネルFET、QP<sub>1</sub>~QP<sub>6</sub>はIC(Z<sub>1</sub>)内の高耐圧のPチャネルFET、DN<sub>1</sub>~DN<sub>6</sub>はそれぞれNチャネルFET(QN<sub>1</sub>~QN<sub>6</sub>)の寄生 10ダイオード、DP<sub>1</sub>~DP<sub>6</sub>はそれぞれPチャネルFET(QP<sub>1</sub>~QP<sub>6</sub>)の寄生ダイオードである。

【0047】なお、端子P1にはデータ電圧Vdの略1/2の定電圧が電圧源(不図示)から印加され、電荷回収用のコンデンサC1の端子間電位がデータ電圧Vdの略1/2以下となった場合にダイオードD1を介して電荷回収用のコンデンサC1を充電し、電荷回収用のコンデンサC1の端子間電位が常にデータ電圧Vdの略1/2以上を保つようにしている。

【0048】図2に、本実施例に係る回路の電圧、電流 20 波形等を示す。

【0049】期間 $T_1$ においては、スイッチユニット7aのFET( $Q_1$ )が導通し、補助コンデンサ $C_2$ に替えられていた電荷を、コイル $L_1$ 、FET( $Q_1$ )を通して回収コンデンサ $C_1$ に回収する。

【0050】また、パルス電圧が印加されていた列電極に替えられていた電荷を、端子 $PZ_1$ (iは $1\sim n$ の内で選択された端子の番号)、ダイオード $DP_1$ (iは $1\sim n$ の内で選択された端子の番号)、コイル $L_1$ 、FET( $Q_1$ )を通して、回収コンデンサ $C_1$ に回収する。

【0051】期間T1の終了時には端子P3の電圧波形(A)はゼロに近い最低値となる。

【0052】期間 $T_2$ においては、スイッチユニット7aのダイオード $D_2$ と、コイル $L_1$ を通して補助コンデンサ $C_2$ に電荷を充電する。すなわち、図2(D)を参照して、コイル $L_1$ に流れる電流 $1_1$ の向きは、期間 $T_1$ と反転し、補助コンデンサ $C_2$ を充電する。

【0053】そして、期間 $T_2$ において、ダイオード $D_2$ 、コイル $L_1$ 、及びFET( $QP_1$ )( $i=1\sim n$ )のうちデータ有りの状態に対応してオン状態が選択され 40るFET( $QP_1$ )(iは $1\sim n$ の内で選択された端子の番号)を通して、各列電極に電荷が充電される。

【0054】この場合、コイルLiを通して充電を行うため、回路内の抵抗による電力損失はわずかである。

【0055】 PチャネルFET(QP<sub>1</sub>)とNチャネルFET(QN<sub>1</sub>)( $i=1\sim n$ )は、互いに相補的(コンプリメンタリ)に作動するため、QP<sub>1</sub>がオン状態の場合QN<sub>1</sub>はオフ状態とされる。

 $[0\ 0\ 5\ 6]$  期間 $T_2$ において、端子 $P_3$ の電圧は、デー コンデンサ $C_2$ の静電容量は4:夕電圧V d 近くまで上昇する。なお、 $T_2$  期間中、スイ 50 は0から略6 n Fまで変化する。

12 ッチユニット 7 a の F E T  $(Q_1)$  はオンでもオフでも構わない。これを図 2 (E) の破線で示す。

【0057】期間 $T_3$ では、PチャネルFET( $Q_2$ )がオンとなり、端子 $P_3$ の電圧はデータ電圧Vdにクランプされる。また、各列電極の電圧値は、オン状態のFET( $Q_2$ )、およびデータの有無に従い、IC( $Z_1$ )内のFET(QP $_1$ )により電圧Vdに、またはIC( $Z_1$ )内のFET(QN $_1$ )によりゼロ電圧に固定される。以上のような動作により、データバルスの電荷回収と、データの書込が行われる。

【0058】次に、 $IC(Z_1)$ 内の $FET(QN_1, QN_2, ..., QN_n)$ や $FET(QP_1, QP_2, ..., QP_n)$ のオン・オフが遷移するタイミング、または $FET(Q_2)$ がオンするタイミングの制御について考える。

【0059】電荷回収回路5の動作開始から期間 $T_1$ の経過後に、端子 $P_3$ の電圧は最低となる。この時点で、IC( $Z_1$ )内のFET( $QN_1$ 、 $QN_2$ 、…、 $QN_0$ や $QP_1$ 、 $QP_2$ 、…、 $QP_0$ )のオン・オフ遷移を行うと、電荷回収の効率が最も高くなる。

【0060】また、 $FET(Q_2)$ のオン・タイミングは、期間 $T_1$ +期間 $T_2$ の時間以後とすることが望ましい。オン・タイミングがこれより早いと電荷回収の効率が悪くなる。

【0061】そこで、端子P<sub>3</sub>の電圧波形を微分回路2により微分し、図2(B)の波形を得る。この波形をコンパレータ3により波形整形して、図2(C)の波形を得る。

【0062】コンパレータ3の出力波形(図2(C)参30 照)の立ち上がりにより、IC(Z<sub>1</sub>)内のFET(QN<sub>1</sub>、QN<sub>2</sub>、…、QN<sub>a</sub>やQP<sub>1</sub>、QP<sub>2</sub>、…、QP<sub>a</sub>)のオン・オフ遷移タイミングを制御する。また、コンパレータ3の出力波形の立ち下がりにより、FET(Q<sub>2</sub>)のオン・タイミングを制御する。

【0063】なお、図2(D)に示すコイル $L_1$ に流れ込む(又はコイル $L_1$ から流れ出す)電流 $i_1$ の波形と、図2(B)に示した微分回路2の出力電圧波形を比較して判るように、端子 $P_3$ の電圧の微分波形ではなく、電流 $i_1$ の波形を検出して、これをコンパレータ3の入力としてもよい。

【0064】次に、期間T1や期間T2の時間を実施例の数値で求めてみる。データパルスの立ち下がり(または立ち上がり)の時間Tは、コイルL1のインダクタンスの値をL、補助コンデンサC2とデータパルスを取り除くべき(または印加すべき)列電極の並列合成静電容量の値をCとするとき、次式(1)で近似される。

[0065]  $T = \pi (LC)^{1/2}$  ... (1)

【0066】コイル $L_1$ のインダクタンス1 $\mu$ H、補助コンデンサ $C_2$ の静電容量は4nF、列電極の静電容量は0から略6nFまで変化する。

【0067】上式(1)にしたがって時間Tの値を計算 すると以下のようになる。

 $[0068] T=0.20\sim0.31\mu$ 

【0069】本実施例を従来例と比較すると、従来例で は大きな電流を制御するスイッチを微妙なタイミングで 制御することが必要とされ、このようなタイミング制御 はかなり困難であった。

【0070】本実施例においては、厳しいタイミング制 御はIC(Z1)内のFET(QN1、QN2、…、QNo やQP1、QP2、…、QPa) で行えばよい。

【0071】これらのFETのそれぞれの出力電流は小 さいため、高速のスイッチングが十分可能である。した がって、従来は困難とされていた効率の良いデータ側の 電荷回収が実現できる。また、FET (Q2) は図14 に示す従来例のスイッチS102と同じ動作であるから特 に変化はない。

【0072】なお、電荷回収の効率がいくらか低くても 良い場合は、電圧検出手段1を省き、期間T1およびT2 の時間を固定して用いても良い。

時間を0.20~0.31μ秒、望ましくは0.25μ 秒程度に固定して動作させても良い。

【0074】また、上記の例ではダイオードD2を用い たが、スイッチとして上記のようにFETを用いた場合 はFET(Q1)の寄生ダイオードを使用することによ り、図1のダイオードD2を省略してもよい。

【0075】以上、上記第1の実施例においては従来に くらべると電荷回収回路の制御性は格段に向上している が、それでも、高い回収効率を得るにはタイミング調整 用に高速動作する電圧検出手段1を必要とする。

[0076]

【実施例2】この問題を解決するには、ダイオードD2 の代わりにスイッチを用いるとよい。これを本発明の第 2の実施例として以下に説明する。

【0077】本発明の第2の実施例の回路図を示す図3 を参照して、 Z11 は列電極を駆動する高耐電圧の I C、 P11はデータ電圧Vdの略1/2の、電荷回収用の直流 電圧を印加する端子、P12はデータ電圧Vdの直流電圧 を印加する端子、Pi3はIC(Zii)のデータ電圧入力 端子、P14はIC(Z11)の接地端子、D11、D12、D 40 13 はダイオード、C11 は電荷回収の対象となる列電極、 および補助コンデンサの合成静電容量の略100倍以上 の静電容量を有する電荷回収用コンデンサ、C12は回収 すべき列電極の静電容量の変動による回収静電容量の変 動率を小さくするための補助コンデンサ(静電容量4n F)、L11は電荷回収用のコイル(インダクタンス1μ H)、Q11はNチャネルFET、Q12、Q13はPチャネ ルFET、QN:1、…、QN:aはIC(Z:1)内の高耐 圧のNチャネルFET、QP:1、QP:aはIC(Z:1) 内の高耐圧のPチャネルFET、DN:1、…、DN:1は 50 それぞれNチャネルFET (QN:1、…、QN:a) の寄 生ダイオード、DP11、…、DP10はそれぞれPチャネ

ルFET(Q P : i 、 ···、Q P : a )の寄生ダイオード、P Z<sub>11</sub>、…、P Z<sub>1</sub>。は各列電極に接続される I C (Z<sub>11</sub>) の出力端子、7bは、FET (Q11、Q13) およびダイ オードD12、D13よりなるスイッチユニットである。

14

【0078】図4に、本発明の第2の実施例に係る回路 における電圧、電流波形等を示す。

【0079】期間T11においては、FET (Q11) が導 通し、補助コンデンサC12に蓄えられていた電荷をコイ ルLii、ダイオードDis、FET (Qii) を通して、ま た列電極に蓄えられていた電荷をダイオードDP:: (i は1~nの内選択された端子の番号)、コイルL11、ダ イオードDia、FET(Qii)を通して、回収コンデン サC11に回収する。期間T11の終了時には端子P13の電 圧波形(図3(A))はゼロに近い最低値となる。な お、この期間中、FET(Qis)はオンでもオフでも構 わない。これを図4(D)の破線で示す。

【0080】期間T<sub>12</sub>においては、IC(Z<sub>11</sub>)内のN ·【0073】上記の実施例では期間Tェおよび期間Tzの 20 チャネルFET(QNェュ、QNェュ、…、QNェ。)、およ びIC(Z11)内のPチャネルFET(QP11、Q P12、QP1a)のオン・オフ状態の遷移を行う。FET  $(QP_{1i})$  とFET  $(QN_{1i})$   $(i=1\sim n)$  は互いに コンプリメンタリな動作をするので、QPιιがオンの場 合QNiiはオフである。なお、この期間中、FET(Q 11) はオンでもオフでも構わない。これを図4 (B) の 破線で示す。

> 【0081】期間T<sub>13</sub>においては、FET (Q<sub>13</sub>) が導 通し、ダイオードD12、コイルL11を通して、補助コン 30 デンサC12 が充電される。また、これと並行して、FE T (Q13)、ダイオードD12、コイルL11、FET (Q  $P_{11}$ ) ( $i=1\sim n$ ) のうちデータ有りに対応してオン 状態が選択されているFET (QP11) (iは1~nの 内選択された端子の番号)を通して各列電極に電荷が充 **電されデータパルスが形成される。コイルL11を通して** 充電を行うので、回路内の抵抗による電力損失はわずか である。端子Pisの電圧はデータ電圧Vdちかくまで上 昇する。なお、この期間中、FET(Q11)はオンでも オフでも構わない。これを図4 (B) の破線で示す。

【0082】期間T:4においてはFET(Q:2)がオン となり、端子P13の電圧はデータ電圧Vdにクランプさ れる。また、各列電極の電圧値はオン状態のFET(Q 12) およびデータの有無に従い、IC(Z11) 内のFE T(QPii)により電圧Vdに、またはIC(Zii)内 のFET(QNii)によりゼロ電圧に固定される。な お、この期間中、FET(Qis)はオンでもオフでも構 わない。これを図4(D)の破線で示す。

【0083】以上のような動作により、データパルスの 電荷回収とデータの書込みが行われる。

【0084】次に、IC(Z11)内のFET(QN11、

 $QN_{12}$ 、…、 $QN_{1n}$ や $QP_{11}$ 、 $QP_{12}$ 、…、 $QP_{1n}$ )のオン・オフが遷移するタイミング、またはFET ( $Q_{12}$ ) やFET ( $Q_{15}$ ) がオンするタイミングの制御について考える。

【0085】データパルスの立ち下がり時間、または立ち上がり時間Tは、前記第1の実施例の場合と同じく、 $0.20\sim0.31\mu$ 秒である。

【0086】まず、期間 $T_{11}$ の時間をデータパルスの立ち下がり時間の最大値 $0.31\mu$ 秒に設定する。これにより、 $IC(Z_{11})$ 内の $FET(QN_{11},QN_{12},...,QN_{16}$ や $QP_{11},QP_{12},...,QP_{16})$ のオン・オフ遷移が行われる前に、端子 $P_{13}$ の電圧は必ず最低値となり、常に一定の条件で十分な電荷回収が行える。

【0087】期間 $T_{12}$ は0から0. 1  $\mu$ 秒に設定し、I C ( $Z_{11}$ ) 内のF E T (Q  $N_{11}$ , Q  $N_{12}$ ,  $\cdots$ , Q  $N_{1n}$  や Q  $P_{11}$ , Q  $P_{12}$ ,  $\cdots$ , Q  $P_{1n}$ ) のオン・オフ遷移タイミングはこの期間 $T_{12}$  のなか、望ましくは期間 $T_{12}$  の中央に設定する。この期間内では、端子 $P_{13}$  の電圧は必ず最低値であるので、遷移による電力損失は最小で済む。

【0088】期間 $T_{13}$ は期間 $T_{11}$ と同じくデータパルス 20 の立ち上がり時間の最大値 $0.31\mu$ 秒に設定する。FET ( $Q_{13}$ ) をオンするタイミングは、当然ながら期間  $T_{13}$ の開始時点に設定する。

【0089】FET (Q12) のオン・タイミングは、時間が固定されたT11、T12、およびT13の後の、期間T14を開始する固定されたタイミングとすればよい。

【0090】なお、本実施例では前記第1の実施例と異なり、データパルスの立ち下がり時間または立ち上がり時間下が小さくなっても回路動作上問題ないため、補助コンデンサ $C_{12}$ を省略することもできる。

【0091】本実施例を従来例と比較すると、従来は大きな電流を制御するスイッチを微妙なタイミングで制御する必要があったが、本実施例では厳しいタイミング制御は全く不要とできる。すなわち、全てのFETについて、固定されたタイミングにおいてオンまたはオフの遷移を制御しながら、高い電荷回収効率を持つデータ側の駆動回路を実現できる。

【0092】以上、説明した本発明の第1及び第2の実施例では、図2(I)や図4(G)の電圧波形から判るように、全ての列電極に印加されるデータパルスは、時40系列で印加されるデータパルス間で一旦電圧が下がる。このようなパルスを「孤立データパルス」と呼ぶことにする。

【0093】データパルスとしては、このような孤立データパルスよりも、時系列でパルスとパルスが連続するデータパルスの方が、パルスのオン・オフの遷移点が少なく、したがってデータパルスのオン・オフに伴う電力消費を特殊な表示パターン(千鳥格子など)を除いて半分以下にすることができることが知られている。

[0094]

【実施例3】ところで、前記第1の実施例及び第2の実施例では、連続データパルスによる省電力効果と、電荷回収による省電力効果を合わせ持つことができない。この問題を取り除くことができる電荷回収回路を、本発明

16

の第3の実施例として以下に説明する。

【0095】図5は、連続データパルスと電荷回収を併用し、データパルスの省電力効果を著しく高めた本発明の第3の実施例の駆動回路図である。

【0096】図5を参照して、221は列電極を駆動する

高耐電圧のIC、P21はデータ電圧Vdの略1/2の電 荷回収用の直流電圧を印加する端子、P22はデータ電圧 Vdの直流電圧を印加する端子、P23はIC(Z21)の 電荷回収用の第1の端子、P24はIC(Z21)の接地端 子、P25はIC(Z21)のデータ電圧Vdを入力する端 子、P26はIC (Z21) の電荷回収用の第2の端子、D 21~D27はダイオード、C21は電荷回収の対象となる列 電極、および補助コンデンサの合成静電容量の略100 倍以上の静電容量を有する電荷回収用コンデンサ、 C22、C23は回収すべき列電板の静電容量の変動による 回収静電容量の変動率を小さくするための補助コンデン サ(静電容量4nF)、L21は電荷回収用で列電極を充 電する側のコイル (インダクタンス1 µ H)、L22 は電 荷回収用で列電極を放電する側のコイル(インダクタン ス1μH)、Q21、Q23はNチャネルFET、Q22、Q 24はPチャネルFET、QA21、…、QA2aはIC(Z 21) 内の高耐圧のNチャネルのトランスファゲート、Q B21、…、QB2。はIC(Z21)内の高耐圧のPチャネ ルのトランスファゲート、QN21、…、QN2nはIC

(Z<sub>21</sub>)内の高耐圧のNチャネルFET、QP<sub>21</sub>、…、
 QP<sub>2a</sub>はIC(Z<sub>21</sub>)内の高耐圧のPチャネルFET、DN<sub>21</sub>、…、DN<sub>2a</sub>はそれぞれNチャネルFET(QN<sub>21</sub>、…、QN<sub>2a</sub>)の寄生ダイオード、DP<sub>21</sub>、…、DP<sub>2a</sub>はそれぞれPチャネルFET(QP<sub>21</sub>、…、QP<sub>2a</sub>)の寄生ダイオード、PZ<sub>21</sub>、…、PZ<sub>2a</sub>は各列電極に接続されるIC(Z<sub>21</sub>)の出力端子、7cは、FET(QP<sub>21</sub>、QN<sub>21</sub>)、寄生ダイオード、DP<sub>21</sub>、DN<sub>21</sub>、トランスファゲート、QA<sub>21</sub>、QB<sub>21</sub>(i=1~n)よりなるスイッチユニットである。

【0097】図6に、本実施例に係る回路の電圧、電流波形等を示す。図6を参照して、期間 $T_{21}$ 、 $T_{29}$ 、 $T_{26}$ は、データパルスのオン・オフの遷移期間であり、期間  $T_{22}$ 、 $T_{24}$ はデータパルスを一定電圧にクランプする期間である。

【0098】補助回収回路6は、新たに選択された列電極(または新たにゼロ電位に戻る列電極)の数が少ない場合にも、新たに選択された列電極(または新たにゼロ電位に戻る列電極)の数が多い場合と同様に電荷回収動作を行う目的で設置した。

【0099】まず、補助回収回路6の動作原理を説明す

50 る。

【0100】端子P27の電圧波形(図6(E))と、端子P28の電圧波形(図6(H))を比較すると、一方が低電圧状態から高電圧状態に遷移するとき、他方は高電圧状態から低電圧状態に遷移する。このような動作により、遷移期間T21、T23、T25において、補助コンデンサC22、C23は、一方が充電用の時、他方は放電用として動作する。

【0101】これにより、充電(または放電)すべき列電極の増減に対して、回収動作の対象となる静電容量の変動比率を緩和する。なお、このように2個の補助コン 10デンサが必要となるのは、各遷移期間T21、T23、T25において、それぞれ列電極の充電と放電が同時に行われるからである。

【0102】次に、補助回収回路6の具体的な動作を説 明する。

【0103】まず、期間T21においては、FET (Q21)を導通させ、回収コンデンサC21に替えられていた電荷をダイオードD22、コイルL21、ダイオードD24、FET (Q21)を通して、補助コンデンサC22に充電する。補助コンデンサC22の電圧を、端子P21の電圧 20として図6 (E)に示す。

【0104】期間 $T_{21}$ においてFET( $Q_{24}$ )を導通させ、補助コンデンサ $C_{23}$ に蓄えられていた電荷をFET( $Q_{24}$ )、ダイオード $D_{27}$ 、コイル $L_{22}$ 、ダイオード $D_{23}$ 、を通して回収コンデンサ $C_{21}$ に回収する。補助コンデンサ $C_{23}$ の電圧を、端子 $P_{28}$ の電圧として図 6(H)に示す。

【0105】次に、期間T23においては、FET (Q2s)を導通させ、回収コンデンサC21に蓄えられていた電荷をダイオードD22、コイルL21、ダイオードD 30 26、FET (Q2s)を通して、補助コンデンサC23に充電する。補助コンデンサC23の電圧は端子P28の電圧として図6 (H)に示されている。

【0106】また、期間 $T_{23}$ においてFET ( $Q_{22}$ ) を 導通させ、補助コンデンサ $C_{22}$ に蓄えられていた電荷を FET ( $Q_{22}$ )、ダイオード $D_{25}$ 、コイル $L_{22}$ 、ダイオード $D_{23}$ 、を通して回収コンデンサ $C_{21}$ に回収する。補助コンデンサ $C_{22}$ の電圧は、端子 $P_{27}$ の電圧として図6 (E) に示されている。

【0107】次に、出力端子PZ21の電圧波形を例にと 40って、列電極にデータパルスを印加する回路の動作を説明する。

【0108】期間 $T_{21}$ においては、期間 $T_{21}$ 以前にはデータパルスが印加されておらず、期間 $T_{21}$ 以降に新たにデータパルスを印加すべき列電極に接続される端子 $P_{21}$ の電圧を図6(K)に示すように引き上げる。

【0109】このために、トランスファゲート $QA_{21}$ を 導通させ、回収コンデンサ $C_{21}$ に替えられていた電荷を ダイオード $D_{22}$ 、コイル $L_{21}$ 、トランスファゲート $QA_{21}$ 、端子 $PC_{21}$ を通して列電極に充電する。 【0110】期間 $T_{22}$ においては、 $IC(Z_{21})$ 内のNチャネルFET( $QN_{21}$ )をオフとし、 $IC(Z_{21})$ 内のPチャネルFET( $QP_{21}$ )をオンとすることによりデータパルス電圧をデータ電圧 $Vd(Cクランプする。なお、FET(<math>QP_{21}$ )とFET( $QN_{21}$ )( $i=1\sim n$ )は互いにコンプリメンタリに動作するため、 $QP_{21}$ がオン(またはオフ)の場合は $QN_{21}$ はオフ(オン)である。

18

【0111】期間 $T_{23}$ においては、端子 $PZ_{21}$ のパルス電圧は変更しない。このため、トランスファゲート $QA_{21}$ 、 $QB_{21}$ はどちらも開状態のままとし、FET( $QP_{21}$ )はオン状態のまま、FET( $QN_{21}$ )はオフ状態のままとする。

【0112】期間 $T_{24}$ においても端子 $PZ_{21}$ の電圧はデータ電圧Vdのままであるから、トランスファゲート $QA_{21}$ 、 $QB_{21}$ 、FET( $QP_{21}$ )、FET( $QN_{21}$ )の 状態は変化させない。

【0113】期間T25においては、期間T25以前にデータパルスが印加されており、期間T25以降に新たにデータパルスをとりさる列電極につながる端子P Z21の電圧を引き下げる(図6(K))。このために、トランスファゲートQB21を導通させ、選択された列電極に蓄えられていた電荷を端子P Z21、トランスファゲートQB21、コイルL22、ダイオードD23を通して回収コンデンサC21に回収する。

【0 1 1 4】期間 $T_{21}$ 、 $T_{23}$ 、 $T_{25}$ の時間は、データパルスの立ち上がり時間または立ち下がり時間Tに等しく0. 3 1  $\mu$ 秒に設定した。

【0115】このように、本実施例では連続データパルスと電荷回収を併用し、データパルスの省電力効果を著しく高めることができる。しかも、それぞれの列電極のオン・オフの遷移は同一期間内に生じるため、遷移に要する期間を短縮することができ、高速動作を実現することができる。

【0116】なお、簡易な動作でよい場合には、補助回収回路6は省略してもよい。

[0117]

【実施例4】図7は、前記第3の実施例の電荷回収回路 を簡易化した本発明の第4の実施例の駆動回路を示す図 である。

【0118】図7を参照して、2s1は列電極を駆動する 高耐電圧IC、Ps1はデータ電圧Vdの略1/2の電荷 回収用の直流電圧を印加する端子、Ps2はデータ電圧V dの直流電圧を印加する端子、PssはIC(Zs1)の電 荷回収用の端子、Ps4はIC(Zs1)の接地端子、Ps5 はIC(Zs1)のデータ電圧Vdを入力する端子、Ds1 ~Ds3はダイオード、Cs1は電荷回収の対象となる列電 極、および補助コンデンサの合成静電容量の略100倍 以上の静電容量を有する電荷回収用コンデンサ、Cs2は 50回収すべき列電極の静電容量の変動による回収静電容量

19

の変動率を小さくするための補助コンデンサ(静電容量 4 n F) L31 は電荷回収用のコイル(インダクタンス1 μH)、Qs1 はNチャネルFET、Qs2 はPチャネルF ET、QA31、…、QA3nはIC(Z31)内の高耐圧の Nチャネルのトランスファゲート、QN31、…、QN3a はIC(Zs1)内の高耐圧のNチャネルFET、Q P31、…、QP3nはIC(Z31)内の高耐圧のPチャネ ルFET、DN31、…、DN3nはそれぞれNチャネルF ET (QN31、…、QN3n) の寄生ダイオード、D Psi、…、DPsoはそれぞれPチャネルFET (Q Ps1、…、QPsn) の寄生ダイオード、PZs1、…、P Z3.は各列電極に接続されるIC(Z31)の出力端子、 7 dは、FET (Qs1、Qs2)、ダイオードDs2、Dss よりなるスイッチユニット、7eは、FET(QPsi、 QN<sub>31</sub>)、寄生ダイオードDP<sub>31</sub>、DN<sub>31</sub>、トランスフ ァゲートQA3i (i=1~n) よりなるスイッチユニッ トである。

【0119】図8に、本実施例に係る回路の電圧、電流 波形等を示す。

【0120】図8を参照して、期間 $T_{31}$ 、 $T_{33}$ 、 $T_{35}$ 、 $T_{36}$  は、データパルスのオン・オフの遷移期間であり、期間 $T_{32}$ 、 $T_{34}$ はデータパルスを一定電圧にクランプする期間である。

【0121】次に、図8(G)の出力端子PZs1の電圧 波形を参照して、列電極にデータパルスを印加する動作 を説明する。

【0122】期間T<sub>31</sub>においては、期間T<sub>31</sub>以前にはデータパルスが印加されておらず、期間T<sub>31</sub>以降に新たにデータパルスを印加すべき列電極につながる端子P Z<sub>31</sub>の電圧を図8(G)に示すように引き上げる。このため 30に、FET(Q<sub>32</sub>)、トランスファゲートQA<sub>31</sub>を導通させ、回収コンデンサC<sub>31</sub>に蓄えられていた電荷をFET(Q<sub>32</sub>)、ダイオードD<sub>32</sub>、コイルL<sub>31</sub>、トランスファゲートQA<sub>31</sub>、端子P Z<sub>31</sub>を通して列電極に充電する。

【0123】期間 $T_{32}$ においては、IC( $Z_{31}$ )内のNチャネルFET( $QN_{31}$ )をオフとし、IC( $Z_{31}$ )内のPチャネルFET( $QP_{31}$ )をオンとすることによりデータパルス電圧をデータ電圧Vdにクランプする。なお、PチャネルFET( $QP_{31}$ )とNチャネルFET( $QN_{31}$ )( $i=1\sim n$ )は互いにコンプリメンタリに動作するため、 $QP_{31}$ がオン(またはオフ)の場合 $QN_{31}$ はオフ(オン)である。

【0.124】期間 $T_{33}$ においては、つぎのデータパルスが存在するため、端子 $P.Z_{31}$ のパルス電圧は変更しない。このため、トランスファゲート $Q.A_{31}$ は開状態のままとし、F.E.T( $Q.P._{31}$ )はオン状態のまま、F.E.T( $Q.N_{31}$ )はオフ状態のままとする。

【0.1.2.5】期間 $T_{34}$ においても端子 $P.Z_{31}$ の電圧はデ ゲート $Q.A_{41}$ 、 $Q.C_{41}$ の電圧 $V.C_{41}$ のままであるから、トランスファゲート $Q.C_{41}$ のコニットである。

20 Ası、FET(QPsı)、FET(QNsı)の状態は変 化させない。

【0126】期間 $T_{35}$ においては、期間 $T_{35}$ 以前にデータパルスが印加されており、期間 $T_{35}$ 以降に新たにデータパルスを取り去る列電極につながる端子 $P_{31}$ の電圧を引き下げる(図8(G))。このために、トランスファゲート $Q_{31}$ を導通させ、列電極に蓄えられていた電荷を端子 $P_{31}$ 、トランスファゲート $Q_{31}$ 、コイル $Q_{31}$ 、ダイオード $Q_{31}$ 、FET( $Q_{31}$ )を通して回収コンデンサ $Q_{31}$ に回収する。

【0127】期間 $T_{31}$ 、 $T_{35}$ の時間は、データパルスの立ち上がり時間または立ち下がり時間Tに等しく0. 31 $\mu$ 秒に設定した。放電と充電のタイミングをとるために設けてある期間 $T_{36}$ は0から0. 1 $\mu$ 秒に設定した。

【0128】なお、本実施例においては、前記第2の実施例と同じく、コンデンサC32は省略してもよい。

【0129】このように、本実施例では連続データパルスと電荷回収を併用し、データパルスの省電力効果を著しく高めることができる。この場合、第3の実施例と異なり、それぞれの列電極のオン・オフの遷移は同一期間内に発生させることができないため、遷移に要する期間は前記第3の実施例の2倍かかるが、電荷回収回路、およびIC(Z<sub>51</sub>)の構成を簡単にできる利点がある。

[0130]

【実施例5】図9は、連続データパルスと電荷回収を併用し、データパルスの省電力効果を著しく高めた本発明の前記第3の実施例(図5参照)における、IC(Z21)以外の回路を簡略化した、本発明の第5の実施例である。

【0131】図9を参照して、241は列電極を駆動する 高耐電圧IC、P42はデータ電圧Vdの直流電圧を印加 する端子、P43はIC (Z41) の電荷回収用の第1の端 子、PiiはIC(Zii)の接地端子、PisはIC (Z41) のデータ電圧Vdを入力する端子、P46はIC (Z41) の電圧回収用の第2の端子、D41~D46はダイ オード、L41は電荷回収用のコイル(インダクタンス1 μH)、QA41、…、QA4nはIC (Z41) 内の高耐圧 のNチャネルのトランスファゲート、QB41、…、QB 4nはIC(Z41)内の高耐圧のPチャネルのトランスフ ァゲート、QN41、…、QN40はIC(Z41)内の高耐 圧のNチャネルFET、QP41、…、QP40はIC(Z 41) 内の高耐圧のPチャネルFET、DN41、…、DN 40はそれぞれNチャネルFET (QN41、…、QN40) の寄生ダイオード、DP41、…、DP48はそれぞれPチ ャネルFET (QP41、…、QP4a) の寄生ダイオー ド、PZ41、…、PZ40は各列電極に接続されるIC (Z41) の出力端子、7 f は、FET (QP41、Q Nei)、寄生ダイオードDPei、DNei、トランスファ ゲート $QA_{ii}$ 、 $QB_{ii}$  ( $i=1\sim n$ ) よりなるスイッチ

【0132】図10に、本実施例に係る駆動回路の電圧、電流波形等を示す。

【0133】図10を参照して、期間T41、T43、T45、は、データパルスのオン・オフの遷移期間であり、期間T42、T44はデータパルスを一定電圧にクランプする期間である。

【0134】次に、出力端子P241の電圧波形を例にとって、列電極にデータパルスを印加する動作を説明する。

【0135】期間 $T_{41}$ においては、期間 $T_{41}$ 以前にはデ 10 ータパルスが印加されておらず、期間 $T_{41}$ 以降に新たにデータパルスを印加すべき列電極につながる端子 $PZ_{41}$  の電圧を図10 (C) に示すように引き上げる。このために、トランスファゲート $QA_{41}$ を導通させる。これにより端子 $P_{43}$ の電圧は図10 (A) に示すように一旦最低電位まで下がる。

【0136】これと同時に、期間 $T_{41}$ において、期間 $T_{41}$ 以前にはデータパルスが印加されており、期間 $T_{41}$ 以降に新たにデータパルスを取り去るべき列電極につながる端子 $P_{241}$ (1は $2\sim n$ の内データパルスを取り去るべき端子の番号)の電圧を図10(H)に示すように引き下げる。このためにトランスファゲート $Q_{341}$ (1は $2\sim n$ の内データパルスを取り去るべき端子の番号)を導通させる。これにより図10(B)に示すように端子 $P_{46}$ の電圧は一旦データ電圧Vd近くまで上昇する。

【0137】したがって、期間T41の開始時点で、端子P4sと端子P46の間には略Vdの電位差が発生する。このために電流がコイルL41、ダイオードD41を通って端子P46から端子P43に向かって流れ、最終的には図10(A)、(B)に示すように、端子P43と端子P46の電位が逆転する。

【0138】期間 $T_{42}$ においては、IC( $Z_{41}$ )内のN チャネルFET( $QN_{41}$ )をオフとし、IC( $Z_{41}$ )内のPチャネルFET( $QP_{41}$ )をオンとすることによりデータパルス電圧をデータ電圧Vdにクランプする。なお、FET( $QP_{41}$ )とFET( $QN_{41}$ )( $i=1\sim n$ )とは互いにコンプリメンタリに動作するため、 $QP_{41}$ がオン(またはオフ)の場合 $QN_{41}$ はオフ(オン)である。

【0139】期間 $T_{43}$ においては、端子P2 $_{41}$ のパルス 40 電圧は変更しない。このため、トランスファゲートQA  $_{41}$ 、Q $B_{41}$ はどちらも開いたままとし、FET (Q $P_{41}$ )はオン状態のまま、FET (Q $N_{41}$ )はオフ状態のままとする。

【0140】期間 $T_{44}$ においても端子 $PZ_{41}$ の電圧はデータ電圧Vdのままであるから、トランスファゲート $QA_{41}$ 、 $QB_{41}$ 、FET( $QP_{41}$ 、 $QN_{41}$ )の状態は変化させない。

【0.1.4.1】期間 $T_{45}$ においては、期間 $T_{45}$ 以前にデー めて高い。上記効果は、9パルスが印加されており、期間 $T_{45}$ 以降に新たにデー 50 場合に好適に達成される。

22

タパルスを取り去る列電極につながる端子  $P Z_{11}$  の電圧を引き下げる(図 10 (C) )。このために、トランスファゲート  $Q B_{11}$  を導通させ、選択された列電極に替えられていた電荷を端子  $P Z_{11}$ 、トランスファゲート  $Q B_{11}$ 、コイル  $L_{11}$ 、ダイオード  $D_{11}$  を通して、他の新たにパルスを印加すべき列電極へ移動させる。

【0.14.2】なお、期間 $T_{41}$ 、 $T_{43}$ 、 $T_{46}$ の時間は、データパルスの立ち上がり時間または立ち下がり時間Tに等しく $0.31\mu$ 秒に設定した。

7 【0143】このように、本実施例では連続データパルスと電荷回収を併用し、データパルスの省電力効果を著しく高めることができた。しかも、それぞれの列電極のオン・オフの遷移は同一期間内に起こるため、遷移に要する期間を短縮することができ、高速動作を達成できる。

【0144】本実施例は前記第3の実施例よりも、列電極を駆動するICの外につける部品点数が少なく、また、それらの部品は全て受動素子であり、制御信号を必要としないため、回路を非常に簡略化できるという利点を有する。しかしながら、新たにパルスを印加すべき列電極の数と、新たにパルスを取り去るべき列電極の数のバランスが悪い場合には、電荷回収率が低下する場合がある。

【0145】なお、上記各実施例では数値を上げて説明 したが、これらの数値は本発明を具体的に説明するため に用いたものであり、本発明の範囲を何等限定するもの ではない。

【0146】上記各実施例では、図11、図12に示した構造のプラズマディスプレイパネルを例として本発明を説明したが、本発明は、これに限らず他のAC型やDC型のプラズマディスプレイパネルの駆動にも適用できることはいうまでもない。また、プラズマディスプレイパネルだけでなく、その他の容量性の表示パネル、すなわちエレクトロルミネセントパネルや液晶パネルの駆動にも適用できる。

【0147】さらに、以上で述べた実施例では、高電圧のスイッチとして、FETを用いて説明したが、FETではなくパイポーラトランジスタ等をスイッチとして用いてもよいことはいうまでもない。

7 【0148】以上、本発明を上記実施例に即して説明したが、本発明は上記態様にのみ限定されるものでなく、本発明の原理に準ずる各種態様を含むことは勿論である。

[0149]

【発明の効果】以上、説明したように本発明(請求項1)によれば、容量性の列電極に印加するデータバルスの電力を効率的に削減することが可能となり、電力の利用効率の向上、有効活用を可能とし、工業上の価値は極めて高い。上記効果は、各従属請求項2~4を具備した場合に経済に達成される。

【0150】また、本発明(請求項6)によれば、電荷回収回路の動作開始から所定期間経過後に、データ電圧入力端子の電圧が所定のレベル以下又は最低となった時点で、列電極を駆動するIC内のFETのオン・オフ遷移を行うため、電荷回収の効率が最も高くなると共に、データ電源からICへのデータ電圧の供給も電荷回収の効率を最適化するように制御することができる。

【0151】そして、本発明(請求項8)によれば、従来は大きな電流を制御するスイッチを微妙なタイミングで制御する必要があったが、本発明によれば、厳しいタ 10 イミング制御は全く不要とされる。すなわち、全てのFETについて、固定されたタイミングにおいてオンまたはオフの遷移を制御しながら、高い電荷回収効率を持つデータ側の駆動回路を実現できる。また、本発明(請求項8)によれば、データパルスの立ち下がり時間または立ち上がり時間下が小さくなっても回路動作上問題ないため、補助コンデンサを省略することもできる。

【0152】さらに、本発明(請求項10)によれば、連続データパルスと電荷回収を併用し、データパルスの省電力効果を著しく高めることができる。しかも、それ 20 ぞれの列電極のオン・オフの遷移は同一期間内に起こるため、遷移に要する期間を短縮することができ、高速動作を達成することができる。

【0153】また、本発明(請求項12)によれば、連続データバルスと電荷回収を併用し、データバルスの省電力効果を著しく高めることができる。この場合、それぞれの列電極のオン・オフの遷移は同一期間内に発生させることができないため、遷移に要する期間は長くなるが、電荷回収回路、および列電極を駆動するICの構成を簡単にできるという利点を有する。

【0154】さらに、本発明(請求項14)によれば、連続データパルスと電荷回収を併用し、データパルスの省電力効果を著しく高めると共に、それぞれの列電極のオン・オフの遷移は同一期間内に起こるため、遷移に要する期間を短縮することが可能とされ、高速動作を達成できる。そして、本発明によれば、列電極を駆動するICの外につける部品点数が少なく、またそれらの部品は実質的に受動素子からなり、特別な制御信号を必要としないため、回路構成を極めて簡易化できるという利点を有する。

【図面の簡単な説明】

【図1】本発明の第1の実施例の構成を示す図である。

【図2】本発明の第1の実施例の動作波形を示す図である

【図3】本発明の第2の実施例の構成を示す図である。

【図4】本発明の第2の実施例の動作波形を示す図であ

る。

【図5】本発明の第3の実施例の構成を示す図である。

24

【図6】本発明の第3の実施例の動作波形を示す図である。

【図7】本発明の第4の実施例の構成を示す図である。

【図8】本発明の第4の実施例の動作波形を示す図である。

【図9】本発明の第5の実施例の構成を示す図である。

【図10】本発明の第5の実施例の動作波形を示す図で ある。

【図11】従来の交流面放電型プラズマディスプレイバネルの構成を示す図である。

【図12】従来の交流面放電型プラズマディスプレイパネルの電極の配置を示す図である。

【図13】従来の交流面放電型プラズマディスプレイパネルの駆動波形の一例を示す図である。

【図14】従来の電荷回収回路の構成を示す図である。 【符号の説明】

1 電圧検出手段

20 2 微分回路

3 コンパレータ

4 制御回路

5 電荷回収回路

6 補助回収回路

7a~7f スイッチユニット

11 第1絶縁基板

12 第2絶縁基板

13、Dai、Daz、…、Dan-i、Dan 列電極

14、20 絶縁層

30 15、21 隔壁

16 蛍光体

17、S1、S2、…、Sa 走査電極

18、Ca<sub>1</sub>、Ca<sub>2</sub>、…、Ca<sub>n</sub> 維持電極

19 パス電極

22 保護層

23 放電ガス空間

24 表示セル

25 プラズマディスプレイパネル

26 シール部

40 31、32 維持パルス

33 走査パルス


34 データパルス


35 消去パルス


36 プライミングパルス

37 プライミング消去パルス


-13-









【図7】 φP32 7d; スイッチユニット Z31 P35 D32 Q.A31 P31 D31 QP31化本DP31 PZ 31 QN31-15 **本DN31** Q 31 D33 7e; スイッチユニット QA3n QP3n 4片 本DP3n PZ3n Q Nan 1E 本DN3n P34






【図11】





【図13】



【図14】

